

課題 10-1

4ビットカウンタを作成してください。 クロック信号 50MHz をカウントアップして LED に結果を出力させます。

1. カウンタ回路とは

カウンタ回路とは、入力されたパルスの数を出力する回路です。今回は4ビットのカウンタ(0000~1111)を作成してクロックのパルス数をカウントします。

2. プロジェクトの作成

STEP 10-1 用のプロジェクトを作成してください。

3. プログラム(回路)の記述

.v ファイルに課題を実現するプログラムを記述していきます。以下に課題とサンプルを示します。エディ タ画面に以下に記すサンプルを記述しましょう。

step10-1.v 弊社サイトに解答例ソースをご用意しています。http://www.adwin.com/product/AKE-1104.html

課題 10-1

課題 10-1

```
1 module Counter(CLK, RESET, Q);
 2
    input CLK, RESET;
 3
 4
     output [3:0]Q;
 5
     reg [3:0]Q;
 6
     always @(posedge CLK or negedge RESET)
 7
 8
    begin
      if(!RESET) Q <= 0;
9
       else Q <= Q + 1;</pre>
10
    end
11
12
13 endmodule
```

これが、カウンタ回路を Verilog で記述したものです。CLK の立ち上がりで現在の値を +1 します。 RESET 信号が入力されると保持している値を 0 にします。

4. コンパイル(論理合成)

K

文法チェック

Analysis & Synthesis を行い文法チェックを行ってください。

🕂 ピン配置(配置結線)

ピン配置を行ってください。ピン配置例は以下のようになります。

ノード名	ピン番号	パーツ名
CLK	PIN_R8	50MHz オシレータ
Q[3]	PIN_A11	LED [3]
Q[2]	PIN_B13	LED [2]
Q[1]	PIN_A13	LED [1]
Q[0]	PIN_A15	LED [0]
RESET	PIN_J15	プッシュキー [0]



コンパイル(コンフィギュレーションファイルの生成) ピン配置が終わったら、コンパイルを行ってください。

5. 回路シミュレーション

STEP 09 を参考に以下の設定のテストベンチを作成してください。

- End Time (シミュレーション時間): 1us (= 1000ns)
- ・Time Scale (シミュレーション計算間隔): 1ns
- ・CLK 信号:50MHz (20ns 周期)のクロック
- ・RESET 信号:基本 High(1) 信号で、10ns ~ 15ns の間 Low(0) のパルスを出力



この条件のテストベンチを Verilog HDL で記述すると次ページのようになります。

課題 10-1

課題 10-1



弊社サイトに解答例ソースをご用意しています。http://www.adwin.com/product/AKE-1104.html TestBench.v `timescale 1 ns/ 1 ns 1 2 module TestBench; 3 reg CLK, RESET; 4 wire [3:0] Q; 5 6 Counter Test(.CLK(CLK), .RESET(RESET), .Q(Q)); 7 8 always 9 #10 CLK = \sim CLK; 10 11 initial 12 begin 13 RESET = 1' b1; CLK = 1' b0; 14 #10 RESET = 1' b0; 15 #5 RESET = 1' b1; 16 17 #985 \$stop; 18 end 19 20 endmodule

6. シミュレーションの実行

課題 10-1

設定が終わったら EDA RTL Simulation を実行してください。

実行すると図のような結果が表示されます。シミュレーション結果からわかるように CLK(クロック) の立ち上がりで Q の値が 1 ずつ増えていることがわかります。

*	Msgs											
/TestBench/clk	0											
/TestBench/reset	1				5 St. (2)							
□ /TestBench/q	XXXX	0000 000 1	0010 0011 01	00)0101)0110	0111)1000)10	01)1010)1011	11100 11101 1	10/1111/0000	0001)0010)00	11)0100)0101	0110 0111 (1	1000 (1
	StX											
	StX											
	StX											
L	StX							\vdash \square				
A 📰 🖲 🛛 Now	000000 ps)S	1000	00 ps	2000	00 ps	3000	000 ps	4000	00 ps	500	0000 ps
Cursor 1	0 ps	0 ps										
₹ Þ	4	4										Þ

キットで学ぶ ! シリーズ

7. コンフィギュレーションファイルの転送

FPGA に .sof を転送して動作を確認してみましょう。 シミュレーション結果からもわかるように非常に高速な動作をしているので、LED が 4 つとも点灯しているように見えるはずです。

出力信号を見ると、どの LED もデューティ比 50% の出力なのですが、ON/OFF のサイクルが速い LED0 の方が若干暗く見えます。





キットで学ぶ!シリーズ **FPGA チャレンジャー 入門編** ALTERA Cyclone IV版

カウンタ回路 システムクロックを数える

課題 10-2

カウンタを作成してください。

システムクロック 50MHz をカウントして 1Hz クロックに分周する回路を作ってください。 このカウンタを利用して LED を1秒周期で点滅させましょう。

8. 分周回路とは

基準クロックから任意の周波数クロックを生成する回路です。先のステップで学習したカウンタ回路を利 用して基準クロック (50MHz) のパルス数をカウントし、規定の数になったときパルスを出力する回路を 作成していきます。このステップでは 50MHz から 1Hz のクロックを生成する回路を設計します。

9. プロジェクトの作成

STEP 10-2 用のプロジェクトを作成してください。

1 module Divide_Clock(CLK, RESET, LED0);

10. プログラム(回路)の記述

.v ファイルに課題を実現するプログラムを記述していきます。以下に課題とサンプルを示します。エディ タ画面に以下に記すサンプルを記述しましょう。

弊社サイトに解答例ソースをご用意しています。http://www.adwin.com/product/AKE-1104.html step10-2.v

課題 10-2

課題 10-2

2	
3	input CLK, RESET;
4	output LED0;
5	
6	reg LED0 = 0;
7	reg $[25:0]$ temp_count = 0;
8	
9	always @(posedge CLK or negedge RESET)
10	begin
11	<pre>if (!RESET) temp_count <= 0;</pre>
12	<pre>else if (temp_count == 49999999) temp_count <= 0;</pre>
13	<pre>else temp_count <= temp_count + 1;</pre>
14	end
15	
16	<pre>assign enable = (temp_count == 0) ? 1 : 0;</pre>
17	

```
18 always @(posedge CLK or negedge RESET)
19 begin
20 if (!RESET) LED0 <= 0;
21 else if (enable == 1) LED0 <= ~LED0;
22 end
23
24 endmodule</pre>
```

上記のリストが、1Hzのクロックを生成する分周回路の例です。

基準クロックは 50MHz ですので1秒間に 50,000,000 個のパルスが生成されています。 50,000,000 個パルスをカウントすると1秒を測ることができます。先に設計したカウンタ回路を利用 することで分周回路を設計できます。

先に設計した回路に 50,000,000 回カウントアップしたとき、つまりカウンタの値が 49,999,999 になったときに値を 0 にリセットするように回路を設計します。すると、50,000,000 のカウントアップ=1Hz ごとに temp_count の値が 0 になることになります。

あとは、temp_countが0のときにLED0を反転するように設計すればいいのです。

10 進数の 50,000,000 を2進数で表すと 1011111010111100001000000 です。 2 進数で 26 桁あるので temp_count は 26 ビット幅にしています。

11. コンパイル (論理合成)

🞽 文法チェック

Analysis & Synthesis を行い文法チェックを行ってください。

🕂 ピン配置(配置結線)

ピン配置を行ってください。ピン配置例は以下のようになります。

ノード名	ピン番号	パーツ名
CLK	PIN_R8	50MHz オシレータ
LED0	PIN_A15	LED [0]
RESET	PIN_J15	プッシュキー [0]



コンパイル(コンフィギュレーションファイルの生成) ピン配置が終わったら、コンパイルを行ってください。 課題 10-2

STFP



課題 10-2

12.回路シミュレーション

以下の設定のテストベンチを作成してください。

- ・End Time (シミュレーション時間): 10us (= 10000ns)
- ・Time Scale (シミュレーション計算間隔): 1ns
- ・CLK 信号:50MHz (20ns 周期)のクロック
- ・RESET 信号:基本 High(1) 信号で、10ns ~ 15ns の間 Low(0) のパルスを出力



この条件のテストベンチを Verilog HDL で記述すると以下のようになります。

弊社サイトに解答例ソースをご用意しています。http://www.adwin.com/product/AKE-1104.html TestBench.v `timescale 1 ns/ 1 ns 1 2 module TestBench; 3 reg CLK, RESET; 4 wire LED0; 5 6 Divide_Clock Test(.CLK(CLK), .RESET(RESET), .LED0(LED0)); 7 8 always 9 #10 CLK = \sim CLK; 10 11 initial 12 begin 13 RESET = 1' b1; CLK = 1' b0;14 #10 RESET = 1' b0; 15 RESET = 1' b1; #5 16 17 #9985 \$stop; 18 end 19 20 endmodule

13. シミュレーションの実行

step10-2.v プログラムのままでは点滅周期が長すぎてシミュレーションで確認するには不適です。 temp_count == 49999999の値を小さく設定すればシミュレーションすることができます。 設定が終わったら EDA RTL Simulation を実行してください。 以下の例は temp_count == 9 とし、10 クロックで LED が反転する様子です。



14. コンフィギュレーションファイルの転送

FPGA に .sof を転送して動作を確認してみましょう。 LED0 が1 秒毎に点滅します。オシロスコープがある方は LED の波形を計測してみると、点灯 / 消灯している時間が1 秒間隔であることがわかると思います。

課題 10-3

1 秒毎にカウントアップしていき 0 ~ 9 までカウントする回路を設計します。10 進カウンタ 出力は LED に 2 進数の形で表示させます(0000 ~ 1001)。 課題 10-1、課題 10-2 で設計した回路を組合せることで実現することができます。

15. プロジェクトの作成

STEP 10-3 用のプロジェクトを作成してください。



課題 10-2

課題 10-2



16. プログラム(回路)の記述

.v ファイルに課題を実現するプログラムを記述していきます。以下に課題とサンプルを示します。 エディタ画面に以下に記すサンプルを記述しましょう。

課題 10-3

```
【弊社サイトに解答例ソースをご用意しています。http://www.adwin.com/product/AKE-1104.html
step10-3.v
 1 module Decimal_Counter(CLK, RESET, Q);
 2
     input CLK, RESET;
 3
4
     output [3:0]Q;
 5
     reg [3:0]0 = 0;
 6
     reg [25:0]temp_count = 0;
 7
 8
     always @(posedge CLK or negedge RESET)
9
10
     begin
       if (!RESET) temp_count <= 0;</pre>
11
       else if (temp_count == 49999999) temp_count <= 0;</pre>
12
13
       else temp_count <= temp_count + 1;</pre>
     end
14
15
     assign inc = (temp\_count == 0) ? 1 : 0;
16
17
     always @(posedge CLK or negedge RESET)
18
19
     begin
       if (!RESET) Q <= 0;
20
       else if (inc)
21
       begin
22
         if (Q == 9) Q = 0;
23
24
         else Q <= Q + 1;
25
       end
     end
26
27
28 endmodule
```

上記のリストが、10進数カウンタ回路の例です。基本的には課題 10-1 と課題 10-2 の回路を組合せた ものになっています。前段の always 文が分周回路になります。後段の always 文が 10 進数カウンタに なります。

課題 10-2 と同様にして 1Hz の inc 信号を生成します。後段のカウンタ回路は inc 信号があるときだ けカウントアップするように設計しています。これにより、1 秒毎にカウントアップします。カウンタ回 路は保持している値が 9 のときにカウントアップが発生した場合は値が 0 になるように設計しています。

17. コンパイル (論理合成)



文法チェック

Analysis & Synthesis を行い文法チェックを行ってください。



🕂 ピン配置(配置結線)

ピン配置を行ってください。ピン配置例は以下のようになります。

ノード名	ピン番号	パーツ名
CLK	PIN_R8	50MHz オシレータ
Q[3]	PIN_A11	LED [3]
Q[2]	PIN_B13	LED [2]
Q[1]	PIN_A13	LED [1]
Q[0]	PIN_A15	LED [0]
RESET	PIN_J15	プッシュキー [0]



コンパイル(コンフィギュレーションファイルの生成) ピン配置が終わったら、コンパイルを行ってください。

18.回路シミュレーション

以下の設定のテストベンチを作成してください。

- End Time (シミュレーション時間): 10us (= 10000ns)
- ・Time Scale (シミュレーション計算間隔): 1ns
- ・CLK 信号:50MHz(20ns 周期)のクロック
- ・RESET 信号:基本 High(1) 信号で、10ns ~ 15ns の間 Low(0) のパルスを出力



この条件のテストベンチを Verilog HDL で記述すると次ページのようになります。

課題 10-3

課題 10-3



、弊社サイトに解答例ソースをご用意しています。http://www.adwin.com/product/AKE-1104.html TestBench.v `timescale 1 ns/ 1 ns 1 2 module TestBench; 3 reg CLK, RESET; 4 wire [3:0] Q; 5 6 Decimal_Counter Test(.CLK(CLK), .RESET(RESET), .Q(Q)); 7 8 alwavs 9 #10 CLK = \sim CLK; 10 11 initial 12 13 begin RESET = 1' b1; CLK = 1' b0;14 #10 RESET = 1' b0; 15 RESET = 1' b1;#5 16 17 #9985 \$stop; 18 end 19 20 endmodule

19.回路シミュレーション

課題 10-3

step10-3.v プログラムのままでは周期が長すぎてシミュレーションで確認するには不適です。 temp_count == 49999999の値を小さく設定すればシミュレーションすることができます。 設定が終わったら EDA RTL Simulation を実行してください。 以下の例は temp_count == 4 とし、5 クロックで Q の値が 1 ずつ増えている様子です。 Q が 9 (2進数で 1001)の次は 0 になります。



20. コンフィギュレーションファイルの転送

課題 10-3

🌺 FPGA に .sof を転送して動作を確認してみましょう。

1 秒毎に LED に表示される値が増加していき、9(1001)までカウントすると 0 にもどります。